



UNIVERSIDAD
DEL ISTMO
SABER PARA SERVIR

Arquitectura de Computadoras y Microcontroladores 1

Parcial II

Marcos Josué Pineda Urbina

Guatemala 21 de septiembre de 2026

INFORME TÉCNICO: DISCUSIÓN DEL FLUJO DE COMPILACIÓN EN AMD VIVADO

1. INTRODUCCIÓN

A diferencia de un compilador de software convencional (como GCC o Clang), cuya función consiste en convertir código secuencial en instrucciones binarias que una CPU lee de memoria, la herramienta **AMD Vivado opera como un sintetizador y compilador de silicio**. No programa rutinas en un microprocesador; analiza la causalidad temporal y espacial descrita en SystemVerilog para construir un circuito electrónico físico dedicado dentro de la matriz programable de la FPGA.

Este proceso de materialización se divide en tres fases secuenciales indispensables:

1. **RTL Analysis:** Elaboración lógica e inferencia de estructuras abstractas.
2. **Synthesis:** Mapeo tecnológico a primitivas reales de la FPGA.
3. **Implementation:** Asignación física (*Placement*) y ruteo metálico (*Routing*) sobre el chip.

2. ETAPA 1: RTL ANALYSIS (ANÁLISIS Y ELABORACIÓN LÓGICA)

2.1. Propósito y Funcionamiento Interno

Constituye el primer nivel de traducción entre el código fuente SystemVerilog y la herramienta. En esta etapa se ejecutan dos acciones fundamentales:

- **Comprobación Sintáctica y Semántica:** Valida que las construcciones de hardware (`always_ff`, `always_comb`, enumeraciones y asignaciones) cumplan con los estándares IEEE de SystemVerilog.
- **Elaboración de la Red Lógica Genérica:** Vivado resuelve la jerarquía modular, interconectando el módulo principal top con los submódulos `u_mealy` y `u_moore` mediante una red abstracta independiente de la tecnología.

2.2. Inferencia de Componentes en el Proyecto

Al inspeccionar el esquemático elaborado (**RTL Schematic**), se evidencia cómo el código se tradujo a bloques constructivos:

- **Registros de Estado:** Las cláusulas `always_ff @(posedge clk or posedge reset)` fueron inferidas como celdas biestables genéricas con reset asíncrono (`RTL_REG_ASYNC`).
- **Lógica de Selección:** Las sentencias condicionales `if-else` y `case` se transformaron en multiplexores lógicos (`RTL_MUX`).
- **Aritmética del Contador:** La expresión `count <= count + 1'b1` del temporizador de 6 ciclos fue reconocida como un sumador genérico (`RTL_ADD`).
- **Verificación de Clave:** Las comparaciones binarias del PIN (`pin_in == 2'b11`) se materializaron como comparadores de igualdad (`RTL_EQ`).

En este punto el diseño aún no contiene transistores reales ni Look-Up Tables; es un diagrama funcional de alto nivel.

3. ETAPA 2: SYNTHESIS (SÍNTESIS Y MAPEO TECNOLÓGICO)

3.1. Transformación Matemática hacia la Arquitectura Artix-7

Durante la síntesis, Vivado optimiza las funciones booleanas mediante álgebra de conmutación y traslada la lógica abstracta a los recursos físicos de los Bloques Lógicos Configurables (**CLBs**) de la Artix-7:

- **Compuertas a Look-Up Tables (LUTs):** La FPGA no integra compuertas AND, OR o NOT discretas independientes. Toda la lógica combinacional (ecuaciones de estado siguiente y salidas de validación) se compila en tablas de búsqueda **LUT6** (memorias SRAM de 64 bits que calculan cualquier función de hasta 6 entradas).
- **Registros a Celdas FDRE:** Los biestables genéricos se materializan como celdas de silicio dedicadas tipo **FDRE** (Flip-Flops D con reloj, habilitador de reloj y reset síncrono).
- **Red Global de Reloj (BUFG):** La señal de reloj se conecta a un buffer global de distribución de baja distorsión temporal para eliminar desfases entre registros.

3.2. Reporte de Utilización Post-Síntesis

El reporte de recursos de la síntesis confirma la optimización del diseño:

Recurso Físico	Utilizados en el Proyecto	Disponibles en xc7a35t	Porcentaje de Uso
LUT (Look-Up Table)	14	20,800	0.07% (Reportado: 1%)
FF (Flip-Flops)	11	41,600	0.03% (Reportado: 1%)
IO (Pines de I/O)	9	106	8.49% (Reportado: 8%)
BUFG (Clock Buffers)	1	32	3.13% (Reportado: 3%)

4. ETAPA 3: IMPLEMENTATION (UBICACIÓN, RUTEO Y SILICIO)

4.1. Mecánica Física de Implementación

Esta fase toma la lista de componentes sintetizados y los asigna geométricamente dentro del chip físico:

- **Placement (Ubicación):** El algoritmo decide en qué coordenadas exactas de la matriz bidimensional de *slices* se colocará cada celda LUT y cada Flip-Flop.
- **Routing (Ruteo):** Establece las conexiones físicas interconectando las celdas mediante segmentos metálicos y matrices de conmutación programable (*Switch Matrices*).

4.2. Análisis del Device Floorplan (Plano Físico)

En la vista física **Device** se identifican dos aspectos fundamentales:

- **Confinamiento en el Cuadrante XOY0:** Vivado ubicó todo el circuito en la esquina inferior izquierda de la matriz (banco XOY0), en proximidad directa con los pines de entrada y salida.
- **Minimización de Retardos Parásitos:** Al agrupar las celdas en un área compacta, las interconexiones metálicas resultan sumamente cortas, minimizando la capacitancia parásita y garantizando márgenes temporales de holgura (*Slack*) positivos para Setup y Hold.

5. CONCLUSIONES

1. **Compilación en Hardware:** Vivado no ejecuta software en bucle; interpreta descripciones concurrentes de hardware y las plasma como circuitos digitales permanentes en silicio.
2. **Eficiencia de la Factorización:** Separar la lógica rápida de validación de entrada (Mealy) del control seguro de actuadores (Moore) redujo el consumo global a solo un 1% de los recursos de la FPGA Artix-7, garantizando salidas estables y libres de ruidos transitorios.
3. **Cierre Físico Determinista:** El flujo de síntesis e implementación completó la asignación y ruteo en el banco XOY0 sin violaciones temporales, demostrando la viabilidad del diseño tanto en simulación funcional como en hardware físico real.